EDA Scaling
Hochleistungsinfrastruktur für das Chip-Design der nächsten Generation. Wir skalieren EDA-Workloads (Electronic Design Automation) durch massiv parallele HPC-Ressourcen, um die Verifizierung komplexer Automotive-Halbleiter zu beschleunigen.
Beschleunigte EDA-Workloads
Die Simulation moderner SoCs (System-on-Chip) erfordert tausende Rechenkerne. Unsere HPC-Cluster bieten die notwendige Performance für rechenintensive Aufgaben wie statisches Timing, funktionale Verifizierung und physikalisches Design, unterstützt durch optimiertes GPU-Computing.
- Optimierung der Job-Scheduler (Slurm/LSF)
- Hochdurchsatz-Verarbeitung für Regressionstests
- Reduzierung der Simulationszyklen
I/O-Optimierung für Small-File-Workloads
EDA-Tools generieren Milliarden kleiner Dateien, die herkömmliche Storages bremsen. Durch den Einsatz von NVMe-Storage und hochperformanten Lustre/GPFS-Dateisystemen eliminieren wir I/O-Bottlenecks und garantieren konstante Metadaten-Performance.
- Spezielles Tiering für EDA-Metadaten
- Skalierbarer All-Flash-Speicher
- Nahtlose Anbindung an AI-Cluster
Skalierungs-Logik
Operative Phasen zur Maximierung des Durchsatzes in der Halbleiter-Entwicklung.
| Phase | Aktion | Ergebnis |
|---|---|---|
| Benchmarking | Analyse der Tool-Performance und Identifikation von I/O-Engpässen auf HPC-Ebene. | Optimierungs-Profil. |
| Provisionierung | Bereitstellung skalierbarer Rechenknoten und hochperformanter NVMe-Lösungen. | Skalierbare Compute-Farm. |
| Orchestrierung | Automatisierung der Workflow-Pipelines zur maximalen Ressourcenauslastung. | Kürzere Time-to-Tape-out. |
| Management | Kontinuierliche Überwachung und Tuning durch unsere Managed Services. | Maximale Design-Effizienz. |
Halbleiter-Innovationen beschleunigen
Präzise skalierte EDA-Infrastrukturen für die komplexesten Automotive-Chip-Designs weltweit.
Zurück zum Industry Hub