Cómputo fotónico
Tecnología futuraComputar con luz: las fabrics fotónicas realizan operaciones matriciales de forma óptica, buscando ganancias de eficiencia de un orden de magnitud para cargas de IA y HPC intensivas en MAC.
Visión general
El cómputo fotónico realiza operaciones multiplicar-acumular (MAC) —el núcleo de las redes neuronales y de muchos kernels de HPC— en el dominio óptico, donde los datos se mueven a la velocidad de la luz con muy poca energía por operación. Esto aborda directamente los límites de energía y ancho de banda del silicio electrónico.
La tecnología está en una madurez más temprana que los aceleradores electrónicos: se orienta a clases de operaciones específicas en lugar de cómputo de propósito general, y la integración en servidores estándar aún evoluciona. Se registra aquí como un elemento de hoja de ruta de tecnología futura.
Puntos críticos
Muro energético
La energía MAC electrónica limita cuánto pueden escalar la IA y el HPC dentro de los presupuestos de potencia.
Latencia de interconexión
El movimiento electrónico de datos añade latencia y energía que la óptica puede reducir.
Densidad de ancho de banda
Los enlaces ópticos transportan mucho más ancho de banda por canal físico que los eléctricos.
Límites de escalado
El escalado de transistores se ralentiza; un sustrato físico diferente ofrece un nuevo eje de mejora.
Métodos y ajuste
Dónde esta arquitectura aborda los puntos críticos anteriores:
MAC óptica
Realiza el multiplicar-acumular matricial en luz, reduciendo drásticamente la energía por operación.
Movimiento a velocidad de la luz
Los datos se mueven ópticamente con pérdida resistiva mínima, reduciendo la energía de interconexión.
Integración híbrida
Las fabrics fotónicas se integran junto a hosts electrónicos vía PCIe/CXL como coprocesador.
Clases de carga típicas:
Hoja de ruta
| Fase | Acción estratégica | Resultado |
|---|---|---|
| 1. Auditoría fotónica | Perfilar latencias de E/S y cuellos de botella MAC frente a un tejido óptico. | Identificación de cuellos de botella MAC. |
| 2. Mapeo de kernels | Mapear kernels matriciales adecuados sobre el coprocesador fotónico. | Conjunto de kernels candidatos. |
| 3. Piloto híbrido | Ejecutar un piloto híbrido electrónico más fotónico en una carga representativa. | Medición de eficiencia. |
| 4. Configuración exascale | Integración final PCIe/CXL en entornos HPC de producción. | Entorno de investigación nativo de IA. |
Métricas
eficiencia potencial frente al silicio electrónico (objetivo del proveedor)
movimiento de datos en el dominio óptico
registrado como un elemento de hoja de ruta prospectivo
Limitaciones
- Específico de clase de operación: la fotónica acelera operaciones matriciales/MAC, no código general con mucha lógica de control.
- Madurez temprana: integración, precisión y herramientas aún evolucionan respecto a los aceleradores electrónicos.
- Horizonte de tecnología futura: las cifras son objetivos del proveedor; el ajuste a producción requiere una evaluación específica del proyecto.
Esta página evalúa la idoneidad técnica, no una decisión de compra.