数据流计算与智能计算架构
可用Next Silicon ICA——原生非冯·诺依曼数据流架构，由数据可用性而非顺序指令流驱动计算。
概览
经典冯·诺依曼处理器将大量芯片面积用于控制逻辑——分支预测、乱序调度、推测执行——而这些对实际计算毫无贡献。智能计算架构（ICA）采取不同方式：计算单元（ALU）网格以图状连接；数据一到达某个单元便自动开始计算，结果直接流向下一个单元。
实践关键：现有代码——C++、Fortran、Python 及常见 CAE 应用——无需修改即可运行。ICA 软件在运行时识别计算密集段并自动重构硬件，无需领域专用语言或手动适配。
关键痛点
控制开销
大量 CPU 芯片面积用于指令控制而非计算——对计算密集型负载是结构性的效率损失。
内存带宽
数据密集型仿真通常受带宽而非算力限制；经典架构会撞上内存墙。
GPU 移植成本
GPU 加速通常需要 CUDA 移植和专用内核——现有 CAE 代码库往往回避此成本。
单位结果能耗
数据中心受功率上限制约；每瓦性能成为扩展的限制因素。
方法与适配
数据流执行如何应对上述痛点：
数据驱动执行
让数据可用性触发计算，消除控制开销——无推测调度、无分支预测单元。
运行时重构
软件在执行期间分析热点路径并动态调整硬件配置——无需改写代码或使用 DSL。
分布式 HBM
通过紧耦合于计算单元的高带宽内存，解决带宽限制。
典型工作负载类别：
渲染与 VFX
地震成像 (RTM/FWI)
蒙特卡洛
基因组与冷冻电镜
信号处理
遥测流
路线图：主权芯片与数据流
| 阶段 | 战略举措 | 成果 |
|---|---|---|
| 1. ISA 评估 | 将 RISC-V 向量扩展映射到遗留 x86 代码；评估 Arbel 主机 CPU。 | 迁移风险报告。 |
| 2. 数据流映射 | 分析应用热点路径以适配 ICA 执行；接入未修改的 C++/Fortran/Python。 | 热点到数据流适配报告。 |
| 3. 自适应部署 | 集成 Next Silicon Maverick 并支持运行时重构；在 ISV 认证待定时采用分阶段 CPU 回退。 | 透明且降低风险的加速。 |
| 4. 合规加固 | 对主机与加速器的开源芯片架构进行信任根审计。 | 数字主权与安全。 |
指标
最高 10 倍
相对领先 GPU 的性能（厂商数据）
0
代码改写——现有代码无需修改即可运行
Sandia
生产参考（国家实验室）
数据来自 Next Silicon 厂商；项目具体数值通过基准审计确定。
限制
- ISV 认证：商用 CAE 求解器（如 OpenFOAM、PamCrash 发行版）需完成认证；在此之前采用分阶段 CPU 回退策略。
- 生态成熟度：工具链与社区较成熟的 GPU 生态更年轻。
- 负载依赖：数据驱动、高并行负载收益最大；串行、控制密集型负载收益有限。
本页评估技术适配性，而非采购决策。