Silicio RISC-V soberano
En evaluaciónUna pila de CPU con ISA abierta —host y acelerador de la misma familia RISC-V— sin licencia ARM ni exposición a control de exportación a nivel arquitectónico.
Visión general
RISC-V es la única vía hacia una pila de CPU de alto rendimiento sin dependencia de licencia ARM ni exposición al control de exportación de EE. UU. a nivel arquitectónico. Para organismos públicos europeos, instituciones de investigación y programas de nube soberana, esto es cada vez más un criterio de compra explícito.
Con las dos startups independientes de RISC-V de alto rendimiento más ambiciosas (Ventana, Rivos) adquiridas por hyperscalers en 2025, el número de opciones independientes se reduce justo cuando el mercado madura. Un host RISC-V como Arbel —junto con un acelerador basado en RISC-V— cubre ese vacío para compradores sin organización de silicio propia.
Puntos críticos
Dependencia de licencia
Las pilas basadas en ARM conllevan regalías por núcleo y restricciones de licencia fuera del control del comprador.
Exposición a control de exportación
Las arquitecturas propietarias pueden estar sujetas a regímenes de exportación cambiantes; una ISA abierta reduce ese riesgo.
Dependencia de proveedor
Una pila cerrada de CPU más acelerador ata al comprador a la hoja de ruta de un solo proveedor.
Oferta menguante
Las adquisiciones de hyperscalers han retirado del mercado abierto las principales opciones de CPU RISC-V independientes.
Métodos y ajuste
Dónde esta arquitectura aborda los puntos críticos anteriores:
Host de ISA abierta
Arbel proporciona una CPU host RISC-V de clase servidor sin regalías ARM y con un conjunto de instrucciones auditable.
Pila de una sola familia
Host y acelerador comparten la familia RISC-V, permitiendo un acoplamiento más estrecho que el emparejamiento PCIe genérico con una CPU ajena.
Raíz de confianza auditable
El silicio abierto permite una auditoría de seguridad en host y acelerador que la IP cerrada no permite.
Clases de carga típicas:
Hoja de ruta
| Fase | Acción estratégica | Resultado |
|---|---|---|
| 1. Evaluación ISA | Evaluar la CPU host Arbel y la cobertura de extensiones vectoriales RISC-V para las cargas existentes. | Informe de riesgo de migración. |
| 2. Plataforma de referencia | Levantar una referencia host más acelerador con un socio ODM (p. ej. Inventec). | Diseño de referencia validado. |
| 3. Piloto soberano | Desplegar un piloto para un cliente de referencia del sector público o laboratorio nacional. | Caso de referencia de soberanía. |
| 4. Endurecimiento de cumplimiento | Auditoría de raíz de confianza en host y acelerador. | Soberanía digital y seguridad. |
Métricas
regalías ARM por núcleo en una pila de ISA abierta
host y acelerador de un mismo linaje RISC-V
encaja con criterios de nube soberana y contratación pública
Limitaciones
- Aún no en producción: la placa base Arbel está diseñada pero aún no fabricada; los plazos dependen de la hoja de ruta del proveedor.
- Ecosistema más joven: la pila de software de servidor RISC-V es menos madura que los stacks x86/ARM establecidos.
- Fase de evaluación: el posicionamiento y el ajuste se evalúan por proyecto; no es una recomendación de compra.
Esta página evalúa la idoneidad técnica, no una decisión de compra.