Silicium RISC-V souverain

En évaluation

Une pile CPU à ISA ouverte — hôte et accélérateur de la même famille RISC-V — sans licence ARM ni exposition au contrôle des exportations au niveau architectural.

Aperçu

RISC-V est la seule voie vers une pile CPU haute performance sans dépendance à la licence ARM ni exposition au contrôle des exportations américain au niveau architectural. Pour les organismes publics européens, les institutions de recherche et les programmes de cloud souverain, c'est de plus en plus un critère d'achat explicite.

Les deux startups RISC-V haute performance indépendantes les plus ambitieuses (Ventana, Rivos) ayant été rachetées par des hyperscalers en 2025, le nombre d'options indépendantes se réduit au moment même où le marché mûrit. Un hôte RISC-V comme Arbel — associé à un accélérateur RISC-V — comble ce vide pour les acheteurs sans organisation silicium propre.

Points de douleur

Dépendance de licence

Les stacks ARM comportent des redevances par cœur et des contraintes de licence hors du contrôle de l'acheteur.

Exposition au contrôle des exportations

Les architectures propriétaires peuvent être soumises à des régimes d'exportation changeants ; une ISA ouverte réduit ce risque.

Verrouillage fournisseur

Une pile CPU-plus-accélérateur fermée lie l'acheteur à la feuille de route d'un seul fournisseur.

Offre en diminution

Les acquisitions par les hyperscalers ont retiré du marché ouvert les principales options CPU RISC-V indépendantes.

Méthodes & adéquation

Où cette architecture répond aux points de douleur ci-dessus :

Hôte à ISA ouverte

Arbel fournit un CPU hôte RISC-V de classe serveur sans redevance ARM et avec un jeu d'instructions auditable.

Pile d'une même famille

Hôte et accélérateur partagent la famille RISC-V, permettant un couplage plus étroit qu'un appariement PCIe générique avec un CPU tiers.

Racine de confiance auditable

Le silicium ouvert permet un audit de sécurité sur l'hôte et l'accélérateur que l'IP fermée n'autorise pas.

Classes de charges typiques :

Secteur public / défense Centres HPC nationaux Cloud souverain Hôtes proches ASIC Appliances de stockage Laboratoires de recherche

Feuille de route

Phase	Action stratégique	Résultat
1. Évaluation ISA	Évaluer le CPU hôte Arbel et la couverture des extensions vectorielles RISC-V pour les charges existantes.	Rapport de risque de migration.
2. Plateforme de référence	Mettre en place une référence hôte-plus-accélérateur avec un partenaire ODM (par ex. Inventec).	Design de référence validé.
3. Pilote souverain	Déployer un pilote pour un client de référence du secteur public ou d'un laboratoire national.	Cas de référence de souveraineté.
4. Durcissement de conformité	Audit de racine de confiance sur l'hôte et l'accélérateur.	Souveraineté numérique & sécurité.

Indicateurs

redevances ARM par cœur dans une pile ISA ouverte

1 famille

hôte et accélérateur d'une même lignée RISC-V

aligné UE

répond aux critères de cloud souverain et de marchés publics

Limites

Pas encore en production : la carte mère Arbel est conçue mais pas encore fabriquée ; les délais dépendent de la feuille de route du fournisseur.
Écosystème plus récent : la pile logicielle serveur RISC-V est moins mûre que les stacks x86/ARM établis.
Phase d'évaluation : le positionnement et l'adéquation sont évalués par projet ; ce n'est pas une recommandation d'achat.

Cette page évalue l'adéquation technique, pas une décision d'achat.

Aperçu Demander un audit d'architecture